メモリ帯域幅を AI 時代に押し上げる

Samsung Electronics は、HBM4 メモリを発表し、量産を開始しました。これは、次世代の高帯域幅メモリ規格としては業界初となるものです。このデバイスは、より高いスループットとエネルギー効率を必要とする AI コンピューティングとデータセンターのワークロードをターゲットとしています。

同社の第 6 世代 10nm クラス DRAM プロセス (1c) と 4nm ロジック ベース ダイを使用して構築された新しいメモリ スタックは、パフォーマンス、信頼性、電力効率を最大化するように設計されています。このアーキテクチャは、11.7 Gbps の安定したデータ転送速度を実現し、パフォーマンスは最大 13 Gbps まで拡張可能です。これは業界ベンチマークの 8Gbps を約 46% 上回り、HBM3E の最大ピン速度 9.6Gbps の 1.22 倍に相当します。

スタックあたりの合計帯域幅は最大 3.3TB/秒に達し、前世代と比較して 2.7 倍に増加します。12 層スタッキング技術を使用し、容量は 24 GB から 36 GB の範囲にあり、将来の 16 層構成では容量が最大 48 GB まで拡張される予定です。

データ I/O の 1,024 ピンから 2,048 ピンへの倍増に対処するために、高度な低電力設計技術がコア ダイに統合されました。このメモリは、低電圧スルーシリコンビア (TSV) テクノロジーと配電ネットワークの最適化により、電力効率の 40% 向上を実現します。HBM3Eと比較して、熱抵抗は10%向上し、放熱性は30%向上します。

ファウンドリとメモリ運用の間で緊密に統合された設計技術協調最適化 (DTCO) が歩留まりと品​​質管理をサポートし、社内の高度なパッケージング機能が生産サイクルの合理化に役立ちます。

サムスンのエグゼクティブバイスプレジデント兼メモリ開発責任者のサン・ジュン・ファン氏は、「当社のプロセス競争力と設計の最適化を活用することで、大幅なパフォーマンスのヘッドルームを確保することができ、お客様の高まるパフォーマンスに対する要求を必要なときに満たすことができます。」と述べています。